内容字号:默认大号超大号

段落设置:段首缩进取消段首缩进

字体设置:切换到微软雅黑切换到宋体

计算机组成原理双端口存储器实验报告葡京赌城网址

新澳门葡京赌城网址单片机的电平匹配问题

2018-02-09 10:30 出处:葡京赌城网址 人气:   评论(0
欢迎进入澳门博总汇,这里都是大型信誉好的娱乐品牌,葡京赌城网址

  、DSP、FPGA他们之间能否直接相连. 一般情况下,同电压的是可以的,不过最好是要好好查查技术手册上的VIL,VIH,VOL,VOH的值,看是否能够匹配(VOL要小于VIL,VOH要大于VIH,是指一个连接当中的)。有些在一般应用中没有问题,但是参数上就是有点不够匹配,在某些情况下可能就不够稳定,单片机的电或者不同批次的器件就不能运行。

  输入高电平(Vih):逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。输入低电平(Vil):逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平。输出高电平(Voh):逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh。输出低电平(Vol):逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此Vol。阀值电平(Vt):数字电芯片都存在一个阈值电平,就是电刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值,对于CMOS电的阈值电平,基本上是二分之一的电源电压值,但要稳定的输出,则必须要求输入高电平>

  Vih,输入低电平

  (一)TTL高电平3.6~5V,低电平0V~2.4VCMOS电平Vcc可达到12VCMOS电输出高电平约为0.9Vcc,而输出低电平约为0.1Vcc。CMOS电不使用的输入端不能悬空,会造成逻辑混乱。TTL电不使用的输入端悬空为高电平另外,CMOS集成电电源电压可以在较大范围内变化,因而对电源的要求不像TTL集成电那样严格。用TTL电平他们就可以兼容(二)TTL电平是5V,CMOS电平一般是12V。因为TTL电电源电压是5V,CMOS电电源电压一般是12V。5V的电平不能触发CMOS电,12V的电平会损坏TTL电,因此不能互相兼容匹配。(三)TTL电平标准输出 L:2.4V。输入 L:2.0VTTL器件输出低电平要小于0.4V,高电平要大于2.4V。输入,低于0.8V就认为是0,高于2.0就认为是1。CMOS电平:输出 L:0.9*Vcc。输入 L:0.7*Vcc.

  ECL:Emitter Coupled Logic 发射极耦合逻辑电(差分结构)Vcc=0V;Vee:-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。PECL:Pseudo/Positive ECLVcc=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64VLVPELC:Low Voltage PECLVcc=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94VECL、PECL、LVPECL使用注意:不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。平匹配问题以上三种均为射随输出结构,必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交流匹配时用82欧上拉,同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)前面的电平标准摆幅都比较大,为降低电磁辐射,同时提高开关速度又推出LVDS电平标准。LVDS:Low Voltage Differential Signaling差分对输入输出,内部有一个恒流源3.5-4mA,在差分线欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。LVDS使用注意:可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。下面的电平用的可能不是很多,篇幅关系,只简单做一下介绍。如果感兴趣的话可以联系我。CML:是内部做好匹配的一种电,不需再进行匹配。三极管结构,也是差分线G以上。只能点对点传输。GTL:类似CMOS的一种结构,输入为比较器结构,比较器一端接参考电平,另一端接输入信号。1.2V电源供电。Vcc=1.2V;VOH>

  =1.1V;VOL=0.85V;VILPGTL/GTL+:Vcc=1.5V;VOH>

  =1.4V;VOL=1.2V;VILHSTL是主要用于QDR存储器的一种电平标准:一般有VCCIO=1.8V和VCCIO=1.5V。和的GTL相似,输入为输入为比较器结构,比较器一端接参考电平(VCCIO/2),另一端接输入信号。对参考电平要求比较高(1%精度)。SSTL主要用于DDR存储器。和HSTL基本相同。VCCIO=2.5V,输入为输入为比较器结构,比较器一端接参考电平1.25V,另一端接输入信号。对参考电平要求比较高(1%精度)。HSTL和SSTL大多用在300M以下。

  本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

  站点相关:综合资讯51单片机PIC单片机AVR单片机ARM单片机嵌入式系统汽车电子消费电子数据处理视频教程电子百科其他技术STM32MSP430C2000单片机论坛单片机资源下载单片机习题与教程

  相关链接:伟德betvictor 伟德国际2018 伟德betvictor2018 2018betvictor.com betvictor 2018

分享给小伙伴们:
本文标签: 发射极耦合逻辑

相关文章

评论

发表评论愿您的每句评论,都能给大家的生活添色彩,带来共鸣,带来思索,带来快乐。

签名: 验证码: 点击我更换图片

评论列表

    Copyright © 2015-2017 葡京赌城网址 版权所有 网站地图